

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2001-267323

(43)Date of publication of application : 28.09.2001

(51)Int.Cl. H01L 21/3205
H01L 21/60

(21)Application number : 2000-077620 (71)Applicant : MATSUSHITA ELECTRIC IND CO LTD


(22)Date of filing : 21.03.2000 (72)Inventor : SHIRAKASHI EIGO

(54) SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD

(57)Abstract:

PROBLEM TO BE SOLVED: To perform, with high reliability, narrow pad pitch wire bonding on a dual-damascene multilayer wiring device, in which an organic-based low-permittivity insulating film of low hardness and low elastic modulus, is applied.

SOLUTION: Dummy wirings and connection holes are arranged below a bonding pad, thereby eliminating interface peeling and imperfect connections between a wire and a lower layer generated by impact when bonding.



LEGAL STATUS

[Date of request for examination] 11.07.2003

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開2001-267323

(P2001-267323A)

(43) 公開日 平成13年9月28日 (2001.9.28)

(51) Int.Cl.	識別記号	F I	テ-リ-ト (参考)
H 0 1 L 21/3205		H 0 1 L 21/60	3 0 1 P 5 F 0 3 3
21/60	3 0 1	21/88	T 5 F 0 4 4
			S

審査請求 未請求 請求項の数13 O L (全 11 頁)

(21) 出願番号 特願2000-77620 (P2000-77620)

(22) 出願日 平成12年3月21日 (2000.3.21)

(71) 出願人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(72) 発明者 白樫 衛吾

大阪府高槻市幸町1番1号 松下電子工業株式会社内

(74) 代理人 100097445

弁理士 岩橋 文雄 (外2名)


最終頁に続く

(54) 【発明の名称】 半導体装置及びその製造方法

(57) 【要約】

【課題】 低硬度、低弾性率の有機系低誘電率絶縁膜を適用したデュアルダマシニング多層配線デバイスの狭パッドピッチワイヤーボンディングを高信頼性で行う。

【解決手段】 ボンディングパッドの下部にダミーの配線及び、接続孔を配してボンディング時の衝撃で発生する界面剥離やワイヤーと下層の接続不良を無くす。



【特許請求の範囲】

【請求項1】 下層配線が形成された基板上に、層間絶縁膜を介して形成された複数の配線層及びプラグと、複数のボンディングパッドとを備えた半導体装置であって、

前記層間絶縁膜は酸化シリコン系の膜と比較して相対的に機械的強度又は硬度が低い材料であり、

前記ボンディングパッドは前記層間絶縁膜に設けられた配線又はプラグ若しくはその両方によって直接支持されていることを特徴とする半導体装置。

【請求項2】 下層配線が形成された基板上に、層間絶縁膜を介して形成された複数の配線層又はプラグと、複数のボンディングパッドとを備えた半導体装置であって、

前記層間絶縁膜は酸化シリコン系の膜と比較して相対的に機械的強度又は硬度が低い材料であり、

前記ボンディングパッドが形成されている領域の直下には前記ボンディングパッドと同程度の断面積を有する単一の金属柱が形成され、

前記ボンディングパッドは前記金属柱によって支持されていることを特徴とする半導体装置。

【請求項3】 下層配線が形成された基板上に、層間絶縁膜を介して形成された複数の配線層又はプラグと、複数のボンディングパッドとを備えた半導体装置であって、

前記層間絶縁膜は酸化シリコン系の膜と比較して相対的に機械的強度又は硬度が低い材料であり、

前記ボンディングパッドが形成されている直下の領域には前記ボンディングパッドと同程度の断面積を有する単一の絶縁材料からなる絶縁柱が形成され、

前記絶縁材料は、前記層間絶縁膜よりも相対的に機械的強度が大きく、

前記ボンディングパッドは前記絶縁柱によって支持されていることを特徴とする半導体装置。

【請求項4】 下層配線が形成された基板上に、層間絶縁膜を介して形成された複数の配線層又はプラグと、複数のボンディングパッドとを備えた半導体装置であって、

前記層間絶縁膜は酸化シリコン系の膜と比較して相対的に機械的強度又は硬度が低い材料であり、

前記ボンディングパッドは前記層間絶縁膜に設けられたホール内の最下部に露出した前記基板上に形成されていることを特徴とする半導体装置。

【請求項5】 前記単一の絶縁材料はSOG膜であることを特徴とする請求項4に記載の半導体装置の製造方法。

【請求項6】 前記ボンディングパッドのピッチは100 μ mよりも小さいことを特徴とする請求項1から5のいずれかに記載の半導体装置。

【請求項7】 前記層間絶縁膜は有機高分子、若しくは

有機高分子含有酸化シリコンからなり、比誘電率が酸化シリコンより低いことを特徴とする請求項1から6のいずれかに記載の半導体装置。

【請求項8】 下層配線が形成された基板上に酸化シリコン系の膜と比較して相対的に機械的強度又は硬度が低い絶縁膜を堆積し前記絶縁膜に配線溝又は接続孔を形成する工程と前記配線溝又は接続孔に金属を充填する工程と化学機械研磨法により前記金属を研磨して配線又はプラグを形成する工程とを複数回繰り返して多層配線を形成する工程と、複数のボンディングパッド形成領域のそれぞれにボンディングパッドを形成する工程とを備えた半導体装置の製造方法であって、

前記多層配線を形成する工程は、ボンディングパッド形成領域下における前記多層配線の各層にはダミーの配線又はプラグ若しくはその両方を形成しつつ、配線形成領域下における前記多層配線の各層には前記半導体装置の回路動作に必須の配線又はプラグを形成する工程からなり、

前記ボンディングパッドを形成する工程は、最上層のダミーの配線を形成した後、前記ダミーの配線の最上層に形成する工程を備えた半導体装置の製造方法。

【請求項9】 下層配線が形成された基板上に酸化シリコン系の膜と比較して相対的に機械的強度又は硬度が低い絶縁膜を堆積し前記絶縁膜に配線溝又は接続孔を形成する工程と前記配線溝又は接続孔に金属を充填する工程と化学機械研磨法により前記金属を研磨して配線又はプラグを形成する工程とを複数回繰り返して多層配線を形成する工程と、複数のボンディングパッド形成領域のそれぞれにボンディングパッドを形成する工程とを備えた半導体装置の製造方法であって、

前記多層配線を形成する工程における最上層の配線を形成する工程は、最上層の絶縁膜上の、配線形成領域に配線溝又は接続孔を形成する工程とボンディングパッド形成領域に前記基板に達するホールを形成する工程と、前記最上層の接続孔及び配線溝と前記ホールの内部を含む前記最上層の絶縁膜の上部に金属を堆積する工程と化学機械研磨法により前記充填した金属を研磨する工程とからなり、その後、前記ボンディングパッド形成領域のホールに充填した金属上にボンディングパッドを形成する工程を備えた半導体装置の製造方法。

【請求項10】 前記最上層の配線溝又は接続孔を形成する工程と前記ホールを形成する工程とを同時に行うことを特徴とする請求項9に記載の半導体装置の製造方法。

【請求項11】 前記ダミーの配線、プラグ又は金属柱は、前記多層配線の各層に形成された必須の配線と同一材料により形成されていることを特徴とする請求項8から10のいずれかに記載の半導体装置。

【請求項12】 下層配線が形成された基板上に酸化シリコン系の膜と比較して相対的に機械的強度又は硬度が

低い第1の絶縁膜を堆積し前記第1の絶縁膜に配線溝又は接続孔を形成する工程と前記配線溝又は接続孔に金属を充填する工程と化学機械研磨法により前記金属を研磨して配線又はプラグを形成する工程とを複数回繰り返して多層配線を形成する工程と、複数のボンディングパッド形成領域のそれぞれにボンディングパッドを形成する工程とを備えた半導体装置の製造方法であって、前記多層配線の最上層の配線を形成した後、前記ボンディングパッド形成領域に前記基板に達するホールを形成する工程と、前記ホールの内部を含む前記最上層の配線の上に前記第1の絶縁膜よりも相対的に機械的強度又は硬度が高い第2の絶縁膜を形成する工程と化学機械研磨法により前記第2の絶縁膜を研磨する工程と、前記ボンディングパッド形成領域のホールに形成した前記第2の絶縁膜上にボンディングパッドを形成する工程とを備えた半導体装置の製造方法。

【請求項13】 下層配線が形成された基板上における配線形成領域に配線を形成しつつボンディングパッド形成領域にボンディングパッドを形成する工程と、酸化シリコン系の膜と比較して相対的に機械的強度又は硬度が低い第1の絶縁膜を堆積し前記第1の絶縁膜に配線溝又は接続孔を形成する工程と前記配線溝又は接続孔に金属を充填する工程と化学機械研磨法により前記金属を研磨して配線又はプラグを形成する工程とを複数回繰り返して多層配線を形成する工程と、複数のボンディングパッド形成領域のそれぞれにボンディングパッドを形成する工程とを備えた半導体装置の製造方法であって、前記多層配線の最上層の配線を形成した後、前記ボンディングパッド形成領域に前記基板上に形成したボンディングパッドに達するホールを形成する工程とを備えた半導体装置の製造方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は半導体装置の製造方法に鑑み、特にデュアルダマシン構造配線の半導体装置及びその製造方法に関するものである。

【0002】

【従来の技術】近年、半導体装置の微細化は著しく、この達成のために半導体装置の製造方法についても新しい技術が開発されている。層間絶縁膜に予めバイアホール及び、配線溝を形成した後、金属導体をその部分に埋め込むデュアルダマシン法は多層配線の新技术として注目され、その製造方法には多くの方法が提唱されている。また、デュアルダマシン法で用いられる層間絶縁膜としては酸化膜系の材料が中心であったが、最近ではデバイスの微細化と高速化の要求から酸化膜に有機基をドーピングしたCVD膜や、有機のみからなる塗布材料等で絶縁膜を低誘電率化して電気信号の伝播遅延を低減する材料・膜形成技術が開発されつつある。

【0003】これらの低誘電率の絶縁膜材料を用いた従

来の半導体装置の構造を図8に示した。図8に示すように、下層配線を形成した半導体基板101上に、順次多層配線が形成されている。多層配線は低誘電率絶縁膜102、接続孔103、配線104で構成され、これらが多層に亘って電気的に接続されている。

【0004】なお、本明細書中、「基板」ないし「半導体基板」とは、下層配線が形成された基板を意味するものとし、また、「下層配線」とは、基板上の拡散層又は基板上に形成した第1層目の配線（ゲート電極上の配線など）を意味するものとする。図8における半導体基板101内に見られる配線104は、基板上に形成した拡散層ないしゲート電極上に形成されている第1層目の配線である。

【0005】低誘電率絶縁膜102は前記したデバイスの微細化と高速化の要求から酸化膜に有機基をドーピングしたCVD膜や、有機のみからなる塗布材料等で、絶縁膜を低誘電率化して電気信号の伝播遅延を低減する材料である。また、接続孔103及び、配線104は銅等の金属導体で前記した低誘電率絶縁膜102に埋め込まれる形で配置される。これらの配線層が所定の数だけ繰り返り積み上げられて多層配線層が形成され、その最上層の所定の位置に複数のボンディングパッド105が形成されている。ボンディングパッド105は銅材料、アルミ合金を用途によって選択し、また、銅へのワイヤーボンディングが困難な場合には、銅の上にさらにアルミ合金や、パンプ用メッキ層を積み上げる。このように形成した半導体装置のボンディングパッド105に外部との電気信号のやり取りのための金やアルミ合金からなるボンディングワイヤー106を超音波と熱・加重を併用して押し付け界面を金属共晶させて接続している。

【0006】

【発明が解決しようとする課題】上記した微細化、高速化加速による低誘電率の絶縁膜の採用と同時に、デバイスの多機能化の加速も著しく、電気信号入出力用のボンディングパッドの数が多くなり、半導体装置に占めるパッドの面積が増大しつつある。このパッド面積の増大は狭パッドピッチ化、パッド縮小化を加速し、従来100 μ m角以上であったボンディングパッドが80 μ m角、60 μ m角となり、パッドとパッドの間隔（パッド間距離）も10 μ m以上であったものが現状では5 μ m程度しか確保できない。なお、本明細書における「パッドピッチ」、「パッド間距離」は、図9に示す関係にあるものとする。これに伴ってボンディングパッドとボンディングワイヤーの接続面積は年々小さくなり、接合時の応力や衝撃がパッドの少範囲に集中し、容易にボンディングパッドの下層膜のクラックや、層間の剥離が発生する。これらのことから現在、ワイヤーボンディング装置や、その周辺装置及び狭パッドピッチワイヤーボンディングの高性能化技術の開発が急務となっている。

【0007】このような狭パッドピッチボンディング技

術と前記した、微細化・高連化のための低誘電率絶縁膜とが共存する先端デバイスではこれまでに見られない以下のような課題が発生する。

【0008】第1に、酸化膜に有機基をドーピングしたCVD膜や、有機のみからなる低誘電率絶縁膜102は従来使用していた酸化シリコン系の膜と比較して、機械的強度や硬度が低い。一般的に用いられる測定器で測定した低誘電率膜の硬度、弾性率は従来から用いられる酸化シリコン系膜の10分の1から20分の1程度である。また、弾性率も同様に10分の1から20分の1である。ここでの硬度・弾性率とは、膜表面を特定のセンサーで押したときの変形量と戻り量から換算し、硬度・弾性率を算出したものである。このように硬度が低く又、変形しやすい低誘電率絶縁膜102を下層に配してボンディングパッド105は形成されていることになる。

【0009】前記したように、ボンディングワイヤー106とボンディングパッド105の接続は約250～350℃に半導体基板101を加熱し、ボンディングワイヤー106に超音波振動及び、荷重を加えるため、その時に加わる衝撃で、低誘電率絶縁膜を破壊してしまう可能性がある。

【0010】また、弾性率が低いために、ボンディング時に、低誘電率絶縁膜102とそれより硬いボンディングパッド105の界面にずれが発生し、界面が剥離する。このような剥離部分107はボンディング不良や電気信号の伝播の妨げになるだけではなく、剥離部からの水分吸湿による配線腐食を誘発し、半導体装置の信頼性を著しく劣化させる。

【0011】これらの課題に対して、特開平11-340319号公報に示されるように、ボンディングパッドに用いる金属膜を多層に積み重ねてボンディング時の衝撃に対する電極部の耐久性や層間の密着を向上させる方法が提案されている。

【0012】しかし、この方法は、ボンディングパッドがある程度の大きさを確保できるのであれば、ボンディング時の衝撃に対する耐久性を向上できるが、近年の少面積に応力・衝撃が集中する狭パッド化技術と融合させた場合には、パッドが積層構造であるため、ボンディング時にパッド薄膜材料間の剥離が発生することが懸念される。したがって、この方法では、近年の狭パッドピッチに対応することができない。

【0013】またその作製方法は、ボンディングパッドのように比較的大きな面積間の薄膜積層となるために、製造段階での密着性や膜の平坦性を考慮したプロセスが必要となるため、作製方法や、工程管理方法が複雑となり、大量生産時に安定した製造が困難になることが考えられる。

【0014】一方、ボンディングパッドの下層を増強させる方法として、特開平11-54544号公報に示さ

れる方法が提案されている。この方法は、層間膜に用いられる材料よりも衝撃に対して強い構造体をパッドの下に配して絶縁膜のクラックを回避するシステムである。この方法は、絶縁膜内に多岐に亘るボンダパッドの増強パターンを用途によって選択し形成するもので、数々の増強パターンが提案されている。

【0015】しかし、その増強パターンとボンダパッドとの間には配線の絶縁膜やそれを被う酸化膜等が介在し、接着する界面が多く狭パッドピッチボンディングにおける衝撃に対しては、それらの接着界面で剥離を起こす可能性を秘めている。また、今後主流となるダマシン配線構造でこのような構造を作製するには工程数が莫大となり、先ほど説明した製造上の不安定性やコストアップにつながることは見逃せない。

【0016】これまで説明したように、近年技術革新が著しい狭パッドピッチワイヤーボンディング技術の確立と、デュアルダマシン多層配線形成における低誘電率膜の採用は互いに課題を共有して解決すべき大きな問題であり、ボンディングパッドの下層においては安易に製造が可能でかつ、極力接着界面を減らし、強度を保つような構造が重要となる。

【0017】本発明は上記に鑑みなされたものであり、酸化シリコン系の膜と比較して相対的に機械的強度又は硬度が低い材料を層間絶縁膜に用い、かつ狭パッドピッチのワイヤーボンディングを行っても、ボンディングパッドに加わる応力や衝撃に十分耐え、かつ、パッドと層間絶縁膜、或いは層間絶縁膜同士間の剥離を低減することのできる半導体装置及びその製造方法を提供することを目的とする。

【0018】

【課題を解決するための手段】本発明に係る第1の半導体装置は、層間絶縁膜にダミーの配線又はプラグを設けることによってボンディングパッドがこのダミーの配線又はプラグ若しくはその両方によって直接支持されるようにしたことを特徴とする。

【0019】ここで、「直接」とは、層間絶縁膜などが介在しないという意味であり、接着する界面が少ないために狭パッドピッチボンディングにおける衝撃に対しても、剥離を起こす可能性が小さいことを意味するものである。

【0020】本発明に係る第2の半導体装置は、ボンディングパッド形成領域の直下には前記ボンディングパッドと同程度の断面積を有する単一の金属柱を形成することによってボンディングパッドがこの金属柱によって支持されるようにしたことを特徴とする。

【0021】本発明に係る第3の半導体装置は、本発明の前提となる機械的強度又は硬度が低い層間絶縁膜よりは硬度の大きい単一の絶縁材料からなる絶縁柱を前記金属柱の代わりに用いるようにしたことを特徴とする。ボンディングパッドはこの絶縁柱によって支持されること

となる。

【0022】なお、この絶縁材料はSOG（スピンオンガラス）などの塗布系のシリコン酸化膜などを用いることが好ましい。

【0023】本発明に係る第4の半導体装置は、ボンディングパッド形成領域に、下層配線が形成された基板に達するホールを設け、ボンディングパッドがこのホール内の最下部に露出した、基板上に形成されていることを特徴とする。

【0024】第1から第4の半導体装置によれば、機械的強度又は硬度が低い層間絶縁膜を用いた半導体装置で、ボンディング時にきわめて小範囲に応力・衝撃が集中する狭パッドピッチ対応のワイヤーボンディング条件でボンディングを行うことができる。具体的には、ボンディングパッドのピッチは $100\mu\text{m}$ よりも小さくすることができ、また、パッドとパッドとの間隔は $10\mu\text{m}$ よりも小さくすることが可能となる。

【0025】本発明に係る第1の半導体装置の製造方法は、あらかじめボンディングパッド形成領域を配線形成領域と分離して確保しておき、層間絶縁膜に配線溝や接続孔を形成し、金属を埋め込んで研磨する通常のダマシン配線プロセスをそのまま利用することができ、ボンディングパッド形成領域下における多層配線の各層にはダミーの配線、プラグ等を形成しつつ、ボンディングパッド形成領域以外の領域に設けられ配線を形成するための領域（以下、「配線形成領域」という。）下における多層配線の各層には前記半導体装置の回路動作に必須の配線又はプラグを形成する工程を備えることを特徴とする。

【0026】第1の半導体装置の製造方法によれば、ダマシン配線を形成する通常の工程の際に、ボンディングパッドを支持するダミー配線・プラグを形成できるため、工程数の増大なく低誘電率膜に狭パッドピッチのボンディングパッドを形成することができる。

【0027】本発明に係る第2の半導体装置の製造方法は、あらかじめボンディングパッド形成領域を配線形成領域と分離して確保しておき、ダマシン配線プロセスによって多層配線構造を形成していき、最上層の配線を形成する工程の際に最上層の絶縁膜上の、配線領域に配線溝又は接続孔を形成する工程とボンディングパッド形成領域に前記基板に達するホールを形成する工程と、最上層の接続孔及び配線溝と前記ホールの内部を含む最上層の絶縁膜の上部に金属を堆積する工程と化学機械研磨法により前記充填した金属を研磨する工程とからなり、その後、前記ボンディングパッド形成領域のホールに充填した金属上にボンディングパッドを形成する工程を備えることを特徴とする。

【0028】なお、上述の最上層の配線溝又は接続孔を形成する工程と前記ホールを形成する工程とは同時に行うことが好ましい。

【0029】また、上述したダミーの配線、プラグ又は金属柱は、前記多層配線の各層に形成された必須の配線と同一材料により形成されていることが好ましい。

【0030】本発明に係る第3の半導体装置の製造方法は、あらかじめボンディングパッド形成領域を配線形成領域と分離して確保しておき、ダマシン配線プロセスによって多層配線構造を形成していき、最上層の配線を形成した後、ボンディングパッド形成領域に基板に達するホールを形成する工程と、ホールの内部を含む最上層の配線の上部に第1の絶縁膜よりも相対的に機械的強度又は硬度が高い第2の絶縁膜を形成する工程と化学機械研磨法により第2の絶縁膜を研磨する工程と、ボンディングパッド形成領域のホールに形成した第2の絶縁膜上にボンディングパッドを形成する工程とを備えることを特徴とする。

【0031】本発明に係る第4の半導体装置の製造方法は、あらかじめボンディングパッド形成領域を配線形成領域と分離して確保しておき、ダマシン配線プロセスによって多層配線構造を形成していき、最上層の配線を形成した後、ボンディングパッド形成領域に基板に達するホールを形成する工程と、ホールの底部であって下層配線が形成された基板上に直接前記ボンディングパッドを形成する工程とを備えることを特徴とする。

【0032】

【発明の実施の形態】以下、本発明の実施の形態について、さらに詳細に説明した、本発明の好ましい実施の形態について、図面を参照しながら説明する。なお、図面の符号は同一部分を示すときは、共通の符号を用いる。また、本明細書中、低誘電率絶縁膜とは比誘電率が酸化シリコンより低いことを特徴とする材料であって、酸化シリコン系の膜と比較して、機械的強度や硬度が低い材料、例えば、有機高分子もしくは有機高分子含有酸化シリコン（有機無機ハイブリッド膜、 SiOC 膜）や通常のポーラス膜等を意味するものとする。

【0033】（第1の実施形態）図1は本発明の実施の形態における半導体装置を示す要部断面図である。以下図面を参照しながら順次説明する。

【0034】図1に示すように下層配線が形成された半導体基板1上に、順次多層配線が形成されている。多層配線は低誘電率絶縁膜2、接続孔3、配線4で構成され、これらが多層に亘って電気的に接続されている。低誘電率絶縁膜2は酸化膜に有機基をドーピングした CV D 膜（ SiOC 系）や、有機のみからなる塗布材料（ポリアリルエーテルやポリイミド、ポリベンゾオキサゾール等）で、絶縁膜を低誘電率化して電気信号の伝播遅延を低減する材料である。また、接続孔3及び、配線4は銅等の金属導体で前記した低誘電率絶縁膜2に埋め込まれる形で配置積層される。これらの配線層が所定の数だけ繰り返して積み上げられて多層配線層が形成され、その最上層の所定の位置に複数個のボンディングパッド5が

形成されている。ボンディングパッド5は銅材料、アルミ合金を用途によって選択し、また、銅へのワイヤーボンディングが困難な場合には、銅の上にさらにアルミ合金や、バンプ用メッキ層を積み上げる。

【0035】このように形成した半導体装置のボンディングパッド5に外部との電気信号のやり取りのための金やアルミ合金からなるボンディングワイヤー6を超音波と熱・加重を併用して押し付け界面を金属共晶させて接続されている。ボンディングパッド5の下部には、多層化した配線層の最上層の配線との接続部7があり、それ以外の部分には、電気回路的には接続されないダミーの配線8及び、接続孔9がある。本実施形態ではこのダミーの配線8及び、接続孔9の配置は、図示したように、半導体基板1にいたるまですべての層を接続するようにした。しかし、この配置方法はこれに限らず、ダミーの接続孔9のみを縦方向に並べる場合や、ダミーの配線8のみをある層のみに形成する場合など、本来の多層配線形成の妨げにならない範囲で変更することができる。

【0036】この半導体装置は、単にボンディングやプロービング時に加わる力が機械的強度の弱い層間絶縁膜を損傷させることを防止するのみならず、近年の狭パッドピッチでのワイヤーボンディングに対応できるようにするため、ダミーの配線8及び接続孔9に埋め込んだ金属のみにより、つまりボンディングパッドと下層配線が形成された基板の表面との間に絶縁膜等を一切介在させることなくボンディングパッドを支持している点が特徴である。ただし、下層配線が基板上の拡散層ではなく、ゲート配線などの基板上の第1層目の配線を意味するときは、この第1層目の配線を覆う層間絶縁膜は、その上層の絶縁膜よりも相対的に機械的強度が高いものである必要がある。

【0037】このため第1の実施形態に示した半導体装置によれば、狭パッドピッチ対応のワイヤーボンディング条件でボンディングを行った場合にも、ボンディングパッドと低誘電率絶縁膜の界面及び、その下層に金属材料があるため、界面のずれや、剥離が発生せず良好な界面接続と、良好な電気信号のやり取りが可能となる。

【0038】(第2の実施形態)図2は本発明の実施の形態における半導体装置を示す要部断面図である。以下図面を参照しながら順次説明する。

【0039】図2に示すように下層配線を形成した半導体基板1上に、順次多層配線が形成されている。多層配線は低誘電率絶縁膜2、接続孔3、配線4で構成され、これらが多層に亘って電気的に接続されている。低誘電率絶縁膜2は酸化膜に有機基をドーピングしたCVD膜(SiOC系)や、有機のみからなる塗布材料(ポリアリルエーテルやポリイミド、ポリベンゾオキサゾール等)で、絶縁膜を低誘電率化して電気信号の伝播遅延を低減する材料である。また、接続孔3及び、配線4は銅等の金属導体で前記した低誘電率絶縁膜2に埋め込まれ

る形で配置積層される。これらの配線層が所定の数だけ繰り返して積み上げられて多層配線層が形成され、その最上層の所定の位置に複数個のボンディングパッド5が形成されている。ボンディングパッド5は銅材料、アルミ合金を用途によって選択し、また、銅へのワイヤーボンディングが困難な場合には、銅の上にさらにアルミ合金や、バンプ用メッキ層を積み上げる。

【0040】このように形成した半導体装置のボンディングパッド5に外部との電気信号のやり取りのための金やアルミ合金からなるボンディングワイヤー6を超音波と熱・加重を併用して押し付け界面を金属共晶させて接続されている。ボンディングパッド5の下部には、例えば配線材料と同一材料の金属導体10が埋め込まれ、さらにボンディングパッド5と接続されている。本実施形態ではこの金属導体10の配置は、図示したように、半導体基板1にいたるまですべての層を接続するようにしたが、金属導体10の埋め込みプロセス等、本来の多層配線形成の妨げにならない範囲で変更することができる。

【0041】この半導体装置は、金属パターンの積層体(金属柱)により電極パッドが構成されているのではなく、基板表面から配線の最上層まで単一の連続した金属が埋め込まれている点が特徴である。

【0042】このため、第2の実施形態に示した半導体装置によれば、きわめて小範囲に応力・衝撃が集中する狭パッドピッチ対応のワイヤーボンディング条件でボンディングを行った場合にも、ボンディングパッドと低誘電率絶縁膜の界面が金属材料同士の接合となり界面のずれや、剥離が発生せず良好な界面接続と、良好な電気信号のやり取りが可能となる。

【0043】(第3の実施形態)図3(a)～(c)は本発明の実施の形態における半導体装置の製造方法を示す要部断面図である。以下図面を参照しながら順次説明する。

【0044】まず、図3(a)に示すように、下層配線が形成された半導体基板1上に、順次多層配線を形成する。多層配線は低誘電率絶縁膜2、接続孔3、配線4で構成され、これらが多層に亘って電気的に接続されている。低誘電率絶縁膜2は酸化膜に有機基をドーピングしたCVD膜(SiOC系)や、有機のみからなる塗布材料(ポリアリルエーテルやポリイミド、ポリベンゾオキサゾール等)で、絶縁膜を低誘電率化して電気信号の伝播遅延を低減する材料である。また、接続孔3及び、配線4は銅等の金属導体で前記した低誘電率絶縁膜2に埋め込まれる形で配置積層される。これらの配線層をフォトリソグラフィ技術、ドライ・ウェットエッチング技術、成膜技術、メッキ技術、ケミカルメカニカルポリッシュ技術等周知の技術を用いて、所定の数だけ繰り返して積み上げて多層配線層を形成していく。

【0045】その後、最上層の低誘電率絶縁膜に接続孔

3及び、配線4を形成すべき部分の接続孔用のホール11と配線溝12を形成するときに同時にボンディングパッドを形成すべき部分の下部に、金属導体を埋め込むためのホール13を形成する。

【0046】このホールの大きさは、後に形成するボンディングパッドと同一もしくはそれと前後した大きさで、深さは、前記した接続孔用のホール11と配線溝12を形成するときに同時に形成できる範囲で、調節する。しかし、上述のように同時に配線溝12とホール13を形成することが困難であり、本発明の本来の目的であるボンディングパッドの下層の耐衝撃性や密着性が確保できないときは、別途フォトリソ、エッチング技術を用いて、半導体基板1に達するように深くホールを形成する必要がある。

【0047】次に、図3(b)に示すように、CVDによってTa₂NやTiN等のバリアメタルと電解メッキ技術によって接続孔用のホール11と配線溝12、ホール13に金属導体10を埋め込み、ケミカルメカニカルポリッシュ技術で接続孔3と配線4を形成する。

【0048】次に、図3(c)に示すように、金属導体10上にボンディングパッド5を形成し、本発明の半導体装置が完成する。

【0049】この方法は、ボンディングパッドを支持する金属柱の形成工程が、原則として最上層の配線形成プロセスの際に同時に行うことができる点が特徴である。

【0050】第3の実施形態に示した半導体装置の製造方法によれば、ダマシンプレーンプロセスをそのまま利用しつつ、原則として工程を増加させることなく狭パッドピッチ対応のボンディングパッドを形成することが可能となる。

【0051】(第4の実施形態)図4は本発明の実施の形態における半導体装置の製造方法を示す要部断面図である。以下図面を参照しながら順次説明する。

【0052】図4に示すように下層配線を形成した半導体基板1上に、順次多層配線が形成されている。多層配線は低誘電率絶縁膜2、接続孔3、配線4で構成され、これらが多層に亘って電気的に接続されている。低誘電率絶縁膜2は酸化膜に有機基をドーピングしたCVD膜(SiOC系)や、有機のみからなる塗布材料(ポリアリルエーテルやポリイミド、ポリベンゾオキサゾール等)で、絶縁膜を低誘電率化して電気信号の伝播遅延を低減する材料である。また、接続孔3及び、配線4は銅等の金属導体で前記した低誘電率絶縁膜2に埋め込まれる形で配置積層される。これらの配線層が所定の数だけ繰り返して積み上げられて多層配線層が形成され、その最上層の所定の位置に複数個のボンディングパッド5が形成されている。ボンディングパッド5は銅材料、アルミ合金を用途によって選択し、また、銅へのワイヤーボンディングが困難な場合には、銅の上にさらにアルミ合金や、パンプ用メッキ層を積み上げる。

【0053】このように形成した半導体装置のボンディングパッド5に外部との電気信号のやり取りのための金やアルミ合金からなるボンディングワイヤー6を超音波と熱・加圧を併用して押し付け界面を金属共晶させて接続されている。ボンディングパッド5の下部には、多層化した配線層の最上層の配線との接続部7があり、それ以外の部分には、絶縁体14がある。本実施形態ではこの絶縁体14の配置は、図示したように、半導体基板1にいたるまですべての層を埋めるようにした。

【0054】絶縁体14の材質は例えば酸化シリコン系や、窒化シリコン系、弗化シリコン系などの絶縁体で、低誘電率絶縁膜2よりも硬く、弾性率が高いものである。

【0055】なお、本実施形態は、回路設計上、ボンディングパッドの静電容量が大きくなると問題が発生する場合に特に有効であり、静電容量の増加が別段設計上問題が発生させない場合には、第2の実施形態による方が簡便である。

【0056】第4の実施形態に示した半導体装置によれば、ボンディングパッドの静電容量を増大させることなく狭パッドピッチ対応のワイヤーボンディング条件でボンディングを行っても、ボンディングパッドの下層に低誘電率絶縁膜2よりも高硬度、高弾性率の絶縁体14があるため、界面のずれや、剥離が発生せず良好な界面接続と、良好な電気信号のやり取りが可能となる。

【0057】(第5の実施形態)図5(a)～(c)は本発明の実施の形態における半導体装置の製造方法を示す要部断面図である。以下図面を参照しながら順次説明する。

【0058】まず、図5(a)に示すように、下層配線が形成された半導体基板1上に、順次多層配線を形成する。多層配線は低誘電率絶縁膜2、接続孔3、配線4で構成され、これらが多層に亘って電気的に接続されている。低誘電率絶縁膜2は酸化膜に有機基をドーピングしたCVD膜(SiOC系)や、有機のみからなる塗布材料(ポリアリルエーテルやポリイミド、ポリベンゾオキサゾール等)で、絶縁膜を低誘電率化して電気信号の伝播遅延を低減する材料である。また、接続孔3及び、配線4は銅等の金属導体で前記した低誘電率絶縁膜2に埋め込まれる形で配置積層される。これらの配線層をフォトリソグラフィ技術、ドライ・ウェットエッチング技術、成膜技術、メッキ技術、ケミカルメカニカルポリッシュ技術等周知の技術を用いて、所定の数だけ繰り返して積み上げて多層配線層を形成していく。その後、ボンディングパッドを形成すべき部分の下部に絶縁体を埋め込むためのホール13を形成する。ホールの大きさは、後に形成するボンディングパッドと同一もしくはそれと前後した大きさで、深さは本発明の本来の目的であるボンディングパッドの下層の耐衝撃性や密着性が確保できる範囲で調節する。

【0059】次に、図5(b)に示すように、塗布機で絶縁体14としてSOC(スピノングラス)を塗布、その後焼結し、ホールを埋め込む。次に、ケミカルメカニカルポリッシュで絶縁体の余分な部分を研磨・エッチングし平坦化する。

【0060】次に、図5(c)に示すように、絶縁体14の上部にボンディングパッド5を形成し、本発明の半導体装置が完成する。

【0061】この方法は、ボンディングパッドを支持する絶縁体柱の形成工程が、原則として最上層の配線形成プロセスの後に行うことにより、特に微細配線の形成プロセス条件に影響を与えることなく形成できる点が特徴である。

【0062】第5の実施形態に示した半導体装置の製造方法によれば、絶縁体柱上部の平坦化と形成とが容易に、しかも、精度良く行える。また、最上部に形成する今日パッドピッチ用のボンディングパッド形成も精度良く行える。その結果、今日パッドピッチボンディングにおける小範囲への衝撃集中があっても、下層の絶縁膜や基板のクラックの発生を防止することができる。

【0063】(第6の実施形態)図6は本発明の実施の形態における半導体装置の製造方法を示す要部断面図である。以下図面を参照しながら順次説明する。

【0064】図6に示すように下層配線と所定の位置に複数のボンディングパッド5が形成された半導体基板1上に、順次多層配線が形成されている。多層配線は低誘電率絶縁膜2、接続孔3、配線4で構成され、これらが多層に亘って電気的に接続されている。低誘電率絶縁膜2は酸化膜に有機基をドーピングしたCVD膜(SiOC系)や、有機のみからなる塗布材料(ポリアリルエーテルやポリイミド、ポリベンゾオキサゾール等)で、絶縁膜を低誘電率化して電気信号の伝播遅延を低減する材料である。また、接続孔3及び、配線4は銅等の金属導体で前記した低誘電率絶縁膜2に埋め込まれる形で配置積層される。これらの配線層が所定の数だけ繰り返して積み上げられて多層配線層が形成されている。その多層配線層の形成部分周辺にホール13が形成され、ホール13の最下部、すなわち、半導体基板上1にボンディングパッド5が形成されている。ボンディングパッド5は銅材料、アルミ合金を用途によって選択し、また、銅へのワイヤーボンディングが困難な場合には、銅の上にさらにアルミ合金や、パンプ用メッキ層を積み上げる。このように形成した半導体装置のボンディングパッド5に外部との電気信号のやり取りのための金やアルミ合金からなるボンディングワイヤー6を超音波と熱・加重を併用して押し付け界面を金属共晶させて接続されている。

【0065】この方法は、ボンディングパッドへの電気的接続は最下層の配線層等で行うようにして、ボンディングパッドを下層配線が形成された基板上に直接形成するようにした点が特徴である。

【0066】本実施形態に示した半導体装置によれば、狭パッドピッチ対応のワイヤーボンディング条件でボンディングを行っても、ボンディングパッドと低誘電率絶縁膜との界面は無く、界面のずれや、剥離が発生せず良好な界面接続と、電気信号のやり取りが可能となる。

【0067】(第7の実施形態)図7(a)～(b)は本発明の実施の形態における半導体装置の製造方法を示す要部断面図である。以下図面を参照しながら順次説明する。

【0068】まず、図7(a)に示すように、半導体基板1上の所定のボンディングパッド形成領域に複数のボンディングパッド5を形成すると同時に、所定の配線形成領域に最下層の配線を形成する。その後、多層配線構造を順次形成していく。

【0069】多層配線構造は、低誘電率絶縁膜2、接続孔3、配線4で構成され、これらが多層に亘って電気的に接続されている。低誘電率絶縁膜2は酸化膜に有機基をドーピングしたCVD膜(SiOC系)や、有機のみからなる塗布材料(ポリアリルエーテルやポリイミド、ポリベンゾオキサゾール等)で、絶縁膜を低誘電率化して電気信号の伝播遅延を低減する材料である。また、接続孔3及び、配線4は銅等の金属導体で前記した低誘電率絶縁膜2に埋め込まれる形で配置積層される。これらの配線層をフォトリソグラフィ技術、ドライ・ウェットエッチング技術、成膜技術、メッキ技術、ケミカルメカニカルポリッシュ技術等周知の技術を用いて、所定の数だけ繰り返して積み上げて多層配線層を形成していく。

【0070】次に図7(b)に示すように、多層配線層の形成部分周辺の下部にボンディングパッド5を配する部分にホール13を形成し、先程形成したボンディングパッド5を露出させる。

【0071】本実施形態に示した半導体装置の製造方法によれば、あらかじめ下層に形成したボンディングパッドを後に露出させるため、多層配線の平坦性を気にすることなく製造することができる。

【0072】

【発明の効果】本発明によれば、ワイヤーボンディングの衝撃によるボンディングパッドと下層膜との界面剥離がなくなり、狭パッドピッチで低誘電率の絶縁膜を採用したデバイスであっても十分に高信頼性のワイヤーボンディングが可能となりまた、安価で安定性よく製造することができる。

【図面の簡単な説明】

【図1】本発明の実施の形態の半導体装置を示す要部断面図

【図2】本発明の実施の形態の半導体装置を示す要部断面図

【図3】本発明の実施の形態の半導体装置の製造方法を示す要部断面図

【図4】本発明の実施の形態の半導体装置を示す要部断

面図

【図5】本発明の実施の形態の半導体装置の製造方法を示す要部断面図

【図6】本発明の実施の形態の半導体装置を示す要部断面図

【図7】本発明の実施の形態の半導体装置の製造方法を示す要部断面図

【図8】従来の半導体装置を示す要部断面図

【図9】パッドピッチ及びパッド間の距離を示す図

【符号の説明】

1 半導体基板

2 低誘電率絶縁膜

3 接続孔

4 配線

5 ボンディングパッド

6 ボンディングワイヤー

7 接続部

8 ダミーの配線

9 ダミーの接続孔

10 金属導体


11 接続孔用のホール

12 配線溝


13 ホール

14 絶縁体




【図1】




【図2】




【図3】




【図4】




【図6】




【図5】



【図7】




【図8】



【図9】

パッドピッチ(100 μ m)パッドピッチの場合)



フロントページの続き

Fターム(参考) 5F033 HH09 HH11 HH32 HH33 JJ01
JJ11 JJ32 JJ33 KK11 KK32
KK33 MM02 MM12 MM13 NN06
NN07 QQ11 QQ19 QQ48 RR04
RR06 RR09 RR11 RR12 RR21
RR22 SS11 SS21 TT04 VV01
VV07 WW01 XX12 XX14 XX27
XX34
5F044 AA14 EE06 EE11 EE12 EE21